Kurs FPGA Lattice (21). Terminal UART z 14-segmentowym wyświetlaczem LCD

Dominik Bieczyński

Kursy

FPGA-CPLD-SPLD

11 lipca 2024

699

W poprzednim odcinku kursu opracowaliśmy moduł, który steruje 14-segmentowym wyświetlaczem typu VIM828, zdolnym do wyświetlania 8 znaków. W tym odcinku przygotujemy moduł konwertujący kody znaków ASCII oraz dodamy obsługę UART. W ten sposób zyskamy możliwość wyświetlenia dowolnego tekstu na wyświetlaczu, używając terminalu na komputerze.

Poprzednia część

Spis treści

Następna część

1. Kurs FPGA Lattice (1). Wstęp 2. Kurs FPGA Lattice (2). Pierwszy projekt 3. Kurs FPGA Lattice (3). Podstawy języka Verilog 4. Kurs FPGA Lattice (4). Generator, dzielnik i licznik 5. Kurs FPGA Lattice (5). IPExpress i inne gotowce 6. Kurs FPGA Lattice (6). Parametry i ćwiczenia 7. Kurs FPGA Lattice (7). Analizator logiczny Reveal 8. Kurs FPGA Lattice (8). Symulacja w EDA Playground 9. Kurs FPGA Lattice (9). Wyświetlacz multipleksowany 10. Kurs FPGA Lattice (10). Klawiatura matrycowa i maszyna stanów 11. Kurs FPGA Lattice (11). Statyczna analiza czasowa i maksymalna częstotliwość zegara 12. Kurs FPGA Lattice (12). Symulacja w Icarus Verilog i GTKWave 13. Kurs FPGA Lattice (13). Wyświetlacz LCD multipleksowany 14. Kurs FPGA Lattice (14). Enkoder obrotowy 15. Kurs FPGA Lattice (15). Pamięć EBR 16. Kurs FPGA Lattice (16). Generowanie dźwięków 17. Kurs FPGA Lattice (18). Nadajnik UART 18. Kurs FPGA Lattice (19). Odbiornik UART 19. Kurs FPGA Lattice (20). 14-segmentowy wyświetlacz LCD 20. Kurs FPGA Lattice (21). Terminal UART z 14-segmentowym wyświetlaczem LCD 21. Kurs FPGA Lattice (22). Sekwencyjny algorytm Double Dabble 22. Kurs FPGA Lattice (23). Kombinacyjny algorytm Double Dabble 23. Kurs FPGA Lattice (24). Miernik częstotliwości 24. Kurs FPGA Lattice (25). Direct Digital Synthesis 25. Kurs FPGA Lattice (26). Slave SPI

Rozwiń cały spis treści Zwiń spis treści

Historia standardu ASCII sięga jeszcze lat 60. Powstał on w celu usprawnienia komunikacji przez dalekopisy, czyli zdalnie sterowane maszyny do pisania. Wszystkim małym i wielkim literom alfabetu łacińskiego, cyfrom, znakom interpunkcyjnym, nawiasom itp. przyporządkowano liczby od 0 do 127. Liczby te dało się zapisywać na magistrali 7-bitowej. Niedługo później dodano ósmy bit, ponieważ większość komputerów w latach 80. była 8-bitowa.

Stworzyło to możliwość wyświetlania 256 różnych znaków, a każdy z nich zajmował dokładnie 1 bajt pamięci. Powstało wiele różnych tablic znaków ASCII – jedną z nich widzimy na rysunku 1. Różnią się one znakami diakrytycznymi, charakterystycznymi dla różnych języków, a także znakami matematycznymi czy różnego rodzaju kreskami, z których można budować tabele. Warto dodać, że pierwsze 32 znaki często miały specjalne znaczenie i służyły do kontroli transmisji, przejścia do kolejnej linii, tabulacji itp.

Moduł Decoder14seg

Moduł jest bardzo prosty, a jego kod pokazano na listingu 1. Na wejściu Data_i (linia 2) dostarczamy 8-bitowy kod ASCII znaku, który chcemy wyświetlić. Na wyjściu Segments_o (linia 3) w następnym takcie zegarowym pojawia się 14-bitowa bitmapa, którą można przekazać bezpośrednio do sterownika wyświetlacza. Moduł pracuje, kiedy wejście Enable_i znajduje się w stanie wysokim, natomiast kiedy jest ono w stanie niskim, wówczas wyjście Segments_o pozostaje bez zmian, niezależnie od tego, co się dzieje na wejściu danych oraz Clock (wejście Reset ma zawsze priorytet).

W module Decoder14seg blok always jest sekwencyjny. Z tego powodu wynik na wyjściu pojawia się dopiero po wystąpieniu rosnącego zbocza sygnału zegarowego. Dlaczego tak dziwnie? Rozwiązanie ze sterownika wyświetlacza 7-segmentowego wydaje się prostsze i bardziej intuicyjne. Rzeczywiście tak jest, ale w tym przypadku stosujemy bardzo sprytną sztuczkę optymalizacyjną – tak skonstruowana instrukcja case zostanie bowiem w całości zaimplementowana w bloku pamięci EBR.

Ponadto funkcjonalność wejścia Enable_i również zostanie zaimplementowana w EBR bez korzystania z uniwersalnych zasobów logicznych.

Jak to możliwe? Otóż instrukcja case, przypisująca wartość jednej zmiennej tylko na podstawie innej pojedynczej zmiennej, w gruncie rzeczy odpowiada... pamięci ROM. W takiej pamięci stan wyjścia danych ustalany jest tylko na podstawie stanu wejścia adresowego. 8-bitowe wejście Data_i stanowi w rzeczywistości wejście adresowe pamięci ROM, w której zapisanych zostało 256 stałych o długości 14 bitów. W ten sposób można zaoszczędzić mnóstwo uniwersalnych zasobów logicznych, zastępując je tylko jednym blokiem pamięci EBR. Trzeba spełnić tu tylko jeden warunek: blok always musi być sekwencyjny, bo pamięć EBR ma charakter synchroniczny i musi działać z sygnałem zegarowym (co zostało dokładniej omówione w 15. odcinku kursu).

Cały artykuł przeczytasz w serwisie Elektronika Praktyczna

KONTYNUUJ CZYTANIE

Poprzednia część

Spis treści

Następna część

Rozwiń cały spis treści Zwiń spis treści

Firma:

Tagi: FPGA Wyświetlacze Kursy

Tematyka materiału: FPGA Lattice, Terminal UART z 14-segmentowym wyświetlaczem LCD, Moduł Decoder14seg, Moduł TerminalVIM828, Testbench modułu TerminalVIM828, Moduł top

AUTOR

Dominik Bieczyński

ZOBACZ WIĘCEJ ARTYKUŁÓW AUTORA

Źródło

Elektronika Praktyczna lipiec 2024

Udostępnij

Facebook

Twitter

Zobacz wszystkie quizy

Quiz weekendowy

Czujniki temperatury