Serwisy partnerskie:
Close icon
Serwisy partnerskie

Modulacja sigma-delta: Przetworniki SD część 1 - jak działają?

W Skrzynce porad w EdW 4/2020 na stronie 12 wyjaśniono, że układy scalone przetworników ADC, nazywane sigma-delta (albo delta-sigma), oprócz właściwego modulatora sigma-delta zawierają też układy cyfrowej obróbki sygnału, co na wyjściu takiego przetwornika daje klasyczne wielobitowe wartości amplitudy sygnału.
Article Image

Czyli z punktu widzenia użytkownika przetwornik ADC oznaczony sigma-delta działa dokładnie tak samo, jak inne, klasyczne przetworniki ADC. Dla wielu elektroników zagadką jest jednak działanie samego modulatora sigma-delta, który jest przetwornikiem analogowo-cyfrowym, ale jednobitowym. Oto próba uproszczonego wyjaśnienia, jak działają takie modulatory.

DPCM i przetwornik delta - jak działa?

Warto zacząć od przypomnienia, że trudne jest stworzenie klasycznego przetwornika ADC o bardzo dużej precyzji, ponieważ musi on w sposób powtarzalny rozróżnić mnóstwo poziomów napięcia. Przetwornik 16-bitowy zakres mierzonych napięć dzieli na 65536 części, więc powinien rozróżnić napięcia różniące się o 0,0015%. Natomiast przetwornik 8-bitowy rozróżnia jedynie 256 poziomów, różniących się od sąsiednich tylko o 0,4%. Jak uzyskać dużą precyzję, rozróżniając niewiele poziomów?

Z grubsza biorąc, pomysł jest taki, żeby cały zakres pomiarowy podzielić na niewielkie podzakresy i w tych podzakresach mierzyć poziomy czy raczej różnice poziomów za pomocą przetwornika o mniejszej rozdzielczości.

Tylko jak?

I tu od kanonicznych wielobitowych przetworników – modulatorów PCM dochodzimy do różnicowej modulacji DPCM (Differential PCM). Najprościej mówiąc, w takt sygnału taktującego – zegarowego badana jest nie chwilowa amplituda, tylko różnica: różnica między aktualną chwilową amplitudą i amplitudą występującą podczas poprzedniego taktu zegara. Porównanie klasycznego przetwornika – modulatora PCM i przetwornika DPCM przedstawia w dużym uproszczeniu rysunek 1.

Rys.1 Porównanie klasycznego przetwornika – modulatora PCM i przetwornika DPCM

Intuicja podpowiada, że czym większa częstotliwość sygnału zegarowego, tym mniej może wzrosnąć/zmaleć sygnał pomiędzy kolejnymi taktami zegara, a to znaczy, że można bardzo precyzyjnie opisać bieżące zmiany sygnału za pomocą znacznie mniejszej liczby bitów – to ewidentna zaleta. Natomiast dużą niedogodnością i wadą wydaje się fakt, że poszczególne próbki przedstawiają tylko chwilowe przyrosty sygnału. Aby zrekonstruować oryginalny sygnał, trzeba uwzględnić wartość poprzednich próbek. Tak, ale niedogodność ta wcale nie jest taka duża, jak się z początku wydaje.

DPCM - opis działania

W koncepcji DPCM według rysunku 1b najpierw wyznaczana jest różnica: przyrost/spadek amplitudy sygnału. Tak określona wartość chwilowego przyrostu jest podawana na przetwornik ADC. Aby zrealizować przetwornik DPCM według takiej oczywistej koncepcji, musimy mieć jakiś analogowy układ czy obwód zapamiętujący analogowe wartości poprzedniej próbki i odejmujący amplitudy tych próbek. Z odejmowaniem problemu nie ma, odrobinę trudniej jest z zapamiętywaniem, ale i to jest niezbyt trudne do zrobienia (próbkowanie i pamiętanie - sample&hold).

Jednak oprócz tej oczywistej idei istnieje też koncepcja mniej oczywista, na pozór dziwna, ale dająca takie same wyniki, a co ważne – prostsza w realizacji. Mianowicie w każdym takcie sygnału zegarowego na wartość cyfrową jest przetwarzana różnica między aktualną wartością sygnału a wartością przewidywaną. Nie wartością próbki z poprzedniej chwili, tylko wartością w jakiś sposób przewidywaną (na podstawie wyjściowych danych cyfrowych). Ilustruje to uproszczony rysunek 2.

Rys.2 Przetwornik DPCM

Na chwilę pomińmy problem przewidywania i zwróćmy uwagę na inny aspekt. Otóż określanie wielkości przyrostu (stromości narastania czy zmniejszania) nieodłącznie kojarzy się z matematyczną operacją różniczkowania. Wręcz jest różniczkowaniem. Możemy powiedzieć, że po przejściu sygnału przez modulator (przetwornik) DPCM zostaje on nie tylko zamieniony na postać cyfrową, ale też zróżniczkowany.

Co ważne, operacją odwrotną do różniczkowania jest całkowanie. Jeśli sygnał został zróżniczkowany, to możemy go przywrócić do pierwotnej postaci, właśnie stosując operację całkowania, oczywiście z dokładnością do (składowej) stałej, bo w grę wchodzi całka nieoznaczona.

A to prowadzi nas zarówno do kwestii przewidywania, jak i do rekonstrukcji sygnału pierwotnego. I do jednego, i do drugiego wykorzystamy obwód/układ całkujący, co w dużym uproszczeniu pokazane jest na rysunku 3.

Rys.3 Układ całkujący - przewidywanie i rekonstrukcja sygnału pierwotnego

Na schemacie dwa bloki całkujące. Jeden z nich wchodzi w skład układu przewidującego, który w literaturze, chyba tylko po to, żeby straszyć początkujących, nazywany jest obwodem czy układem predykcyjnym. Drugi cyfrowy służy do rekonstrukcji sygnału.

I oto mamy zgrabną koncepcję różnicowego przetwornika DPCM. Jak na razie idea jest jasna. Sygnałem wyjściowym z przetwornika DPCM jest zasadniczo (wielobitowy) sygnał cyfrowy, który zawiera informacje o różnicy poziomów, czyli o stromości narastania/opadania sygnału. Po scałkowaniu tego sygnału uzyskamy sygnał wejściowy w postaci cyfrowej.

Na marginesie wypada wspomnieć, że kolejnym krokiem w rozwoju wielobitowych modulatorów DPCM są przetworniki ADPCM, gdzie literka A pochodzi od Adaptive i oznacza adaptacyjną różnicową modulację PCM. Była ona wykorzystywana w systemach telekomunikacyjnych, bo najogólniej biorąc, jest oszczędna. Nas bardziej od ADPCM interesuje jednak modulacja delta-sigma, która jest ściśle związana z jednobitową modulacją delta, którą musimy omówić nieco dokładniej.

Modulacja delta-sigma - na czym polega?

Otóż intuicja słusznie podpowiada, że czym większa częstotliwość próbkowania (sygnału zegarowego), tym mniej może wzrosnąć albo zmaleć poziom sygnału pomiędzy dwoma taktami zegara - dwoma pomiarami. A to oznacza, że czym większa częstotliwość próbkowania, tym mniejszą rozdzielczość i precyzję może mieć przetwornik ADC zastosowany w modulatorze DPCM. I nadal z takiego „mniejbitowego” sygnału uda się wiernie zrekonstruować sygnał pierwotny.

Rys.4 Uproszczony schemat przetwornika delta

Co bardzo ważne: można na tyle zwiększyć częstotliwość taktowania, że wystarczy 1-bitowy przetwornik ADC, który jest prościutkim komparatorem rozróżniającym tylko dwa podstawowe przypadki: sygnał rośnie (1) albo maleje (0). Gdy zastosujemy odpowiednio dużą częstotliwość próbkowania/przetwarzania oraz 1-bitowy przetwornik ADC czyli komparator, wtedy otrzymamy (modulator) przetwornik Δ (delta).

Rysunek 4 pokazuje uproszczony schemat przetwornika delta. Komparator jest jednobitowym przetwornikiem ADC, więc po jego prawej stronie otrzymujemy sygnał cyfrowy (zera i jedynki). Blok całkujący – integrator jest tu układem analogowym, więc powinniśmy na schemacie przedstawić prościutki jednobitowy przetwornik DAC jak na rysunku 5a.

Na rysunkach kolorami rozróżniona jest część analogowa (zielony) i cyfrowa (różowy). W praktyce stan logiczny 1 to obecność napięcia, a stan 0 to brak napięcia, co już samo w sobie jest 1-bitowym przetwornikiem DAC, dlatego często spotyka się uproszczone schematy blokowe przetwornika delta jak na rysunku 5b.

Rys.5a Jednobitowy przetwornik DAC; 5b Przetwornik ADC typu delta

W każdym razie nie ma tu obwodu (pamiętającego do) porównywania amplitudy bieżącej próbki z poprzednią, występującego na rysunku 1b. Od analogowego sygnału wejściowego odejmowany jest sygnał analogowy będący scałkowanym przebiegiem, niejako sumą, całką impulsów wyjściowych.

Patrząc z innej strony, możemy też powiedzieć, że wynik tego odejmowania, różnica sygnałów, to sygnał błędu i właśnie ten sygnał błędu jest podawany na komparator, czyli przetwornik jednobitowy. Możemy też powiedzieć, że w takim przetworniku istniejące tu sprzężenie zwrotne stara się zmniejszyć wielkość błędu. A na wyjściu przetwornika – komparatora (modulatora delta), najprościej rzecz biorąc, mamy informację, czy sygnał wejściowy rośnie, czy maleje. A gdy nie zmienia się, to mamy (powinniśmy mieć) naprzemienny ciąg zer i jedynek.

W każdym razie na wyjściu przetwornika delta otrzymujemy specyficzny ciąg zer i jedynek. Żeby odtworzyć zeń oryginalny sygnał, trzeba go podać na integrator (na rysunku 3 układ całkujący B) i na wyjściu tego układu całkującego odzyskujemy oryginalny sygnał analogowy (z pewnymi zniekształceniami – szumami wnoszonymi przez taki sposób przetwarzania, zależnymi od częstotliwości taktowania).

Jak dotąd wszystko powinno być w miarę jasne: ciąg bitów z takiego jednobitowego przetwornika typu delta (przyrostowego) zawiera pełną informację o sygnale użytecznym (o zmianach sygnału użytecznego), ale ogólnie biorąc, nie jest to sygnał wygodny do dalszej obróbki i wykorzystania. Na marginesie: najwygodniejszy do cyfrowej obróbki jest sygnał PCM, czyli cyfrowe wielobitowe wartości poszczególnych próbek według rysunku 1a.

Przetworniki typu Δ oraz ΔΣ (ΣΔ) - umiejscowienie bloku całkującego

I tu mamy najtrudniejszy moment naszych rozważań: w podręcznikach znajdziemy schematy przetworników typu Δ oraz ΔΣ (ΣΔ), różniące się tylko umiejscowieniem bloku całkującego, jak pokazuje rysunek 6. Mniej zorientowani mają duży kłopot z wyjaśnieniem, dlaczego taka na pozór drobna modyfikacja aż tak bardzo zmienia właściwości modulatora – przetwornika.

Rys.6 Schematy przetworników typu Δ oraz ΔΣ (ΣΔ), różniące się tylko umiejscowieniem bloku całkującego

A przecież zmienia ogromnie dużo: w przetworniku delta kolejne bity pokazują, czy sygnał wejściowy rośnie czy maleje, a w przetworniku sigma-delta średnie wypełnienie impulsów jest miarą napięcia wejściowego.

Zagadnienie stanie się łatwiejsze do zrozumienia, jeżeli wrócimy do rysunku 3 oraz do informacji o różniczkowaniu i całkowaniu. Otóż w przypadku przetwornika delta, który możemy traktować jako jednobitową odmianę przetwornika DPCM, wyjściowy sygnał cyfrowy niesie informację o zmianach, czyli jest różniczką sygnału wejściowego. Aby odtworzyć zeń sygnał oryginalny, trzeba poddać go matematycznej operacji całkowania (co można zrobić albo na drodze cyfrowej, albo analogowej, po przetworzeniu w przetworniku DAC).

Mówiliśmy, że w modulatorze Δ częstotliwość taktowania musi być wysoka, więc na pewno odtworzony sygnał będzie też zawierał jakieś składowe wysokiej częstotliwości, niezwiązane z sygnałem wejściowym, a tylko z próbkowaniem. Te składniki wysokiej częstotliwości trzeba odfiltrować filtrem dolnoprzepustowym (co też można zrobić albo na drodze cyfrowej, albo analogowej). Ilustruje to rysunek 7 – porównaj z rysunkiem 3.

Rys.7 Składniki wysokiej częstotliwości trzeba odfiltrować filtrem dolnoprzepustowym

W każdym razie przetwornik delta niejako różniczkuje sygnał wejściowy, więc po stronie, powiedzmy, odbiorczej, wyjściowej potrzebny jest integrator – układ całkujący, by ten oryginalny sygnał wejściowy zrekonstruować. Sprytnym pomysłem jest modyfikacja systemu, polegająca na dodaniu na wejściu przetwornika Δ... obwodu całkującego według rysunku 8.

Najpierw sygnał wejściowy jest wstępnie całkowany (Σ), potem podawany na przetwornik Δ. Przetwornik delta nadal różniczkuje, ale nie sygnał oryginalny, tylko sygnał wstępnie scałkowany. Całkowanie wiąże się z sumowaniem, oznaczanym dużą grecką literą sigma (Σ). I tak oto wynaleźliśmy właśnie przetwornik ΣΔ!

Rys.8 Dodanie na wejściu przetwornika Δ obwodu całkującego

Obecność na wejściu przetwornika członu całkującego oznacza, że w odbiorniku nie jest już potrzebny blok całkujący! Na wyjściu przetwornika z rysunku 8 otrzymujemy cyfrową wersję sygnału oryginalnego, oczywiście zaśmieconą wysokoczęstotliwościowymi produktami cyfrowego przetwarzania. Te wysokoczęstotliwościwe śmieci trzeba po prostu usunąć za pomocą filtru dolnoprzepustowego (analogowego lub cyfrowego).

Aby z rysunku 8 dojść do klasycznego schematu przetwornika ΣΔ z rysunku 6b, trzeba przypomnieć zależności matematyczne, dotyczące całkowania i całek. Trzeba zwrócić uwagę, że na rysunku 8 mamy dwa człony całkujące oraz układ odejmujący. Realizują one odejmowanie całek dwóch sygnałów. A najprościej biorąc, z matematyki wiadomo, że różnica całek jest równa całce różnicy. A jeżeli tak, to schemat przetwornika ΣΔ możemy uprościć właśnie do postaci jak na rysunku 9!

Rys.9 Na niektórych rysunkach niezbyt ściśle pomijany jest 1-bitowy przetwornik DAC

Na poprzednich rysunkach kolorami rozróżniona jest część cyfrowa i analogowa. Ściślej biorąc, schemat przetwornika sigma-delta i toru transmisyjnego z takim przetwornikiem należałoby narysować jak na rysunku 10. W praktyce w najprostszym przypadku stan logiczny 1 to obecność napięcia, a stan 0 to brak napięcia, co już samo w sobie jest 1-bitowym przetwornikiem DAC. Dlatego na niektórych rysunkach niezbyt ściśle pomijany jest 1-bitowy przetwornik DAC, jak na rysunku 9.

Rys.10 Schemat przetwornika sigma-delta i toru transmisyjnego z takim przetwornikiem

Klasyczny przetwornik sigma-delta daje na wyjściu sygnał jednobitowy, trudny do obróbki cyfrowej. Jeżeli na jego wyjściu dodamy cyfrowy filtr dolnoprzepustowy i decymator, to uzyskamy znany już nam przetwornik sigma-delta z wielobitowym wyjściem, jak na rysunku 11. Tak zbudowane są bardzo popularne dziś scalone przetworniki nazywane sigma-delta. Na wyjściu dają wartość cyfrową w postaci liczby dwójkowej (zwykle w kodzie uzupełnienia do 2, co pozwala przedstawić i wartości dodatnie, i ujemne). Taka liczba dwójkowa zwykle jest wysyłana na zewnątrz w postaci szeregowej, ale oczywiście jest to sygnał inny niż na wyjściu przetwornika z rysunku 10.

Rys.11 Przetwornik sigma-delta z wielobitowym wyjściem

Jeżeli na wejście przetwornika ΣΔ z rysunku 10 podamy analogowy sygnał audio, a cyfrowe impulsy z wyjścia tego przetwornika skierujemy do głośnika, to... odtworzy on oryginalny sygnał audio. I tak doszliśmy też do realizacji wzmacniacza klasy D typu ΣΔ, gdzie oprócz samego przetwornika – modulatora ΣΔ występuje jakiś wyjściowy stopień mocy i ewentualnie filtr wyjściowy, co jest przedstawione w pewnym uproszczeniu na rysunku 12.

Rys.12 Wzmacniacz klasy D typu ΣΔ

Takie rozwiązania zostaną omówione w cyklu o wzmacniaczach klasy D, a w drugiej części niniejszego artykułu omówione zostaną zalety modulacji ΣΔ.

Tematyka materiału: sigma-delta, przetwornik ADC
AUTOR
Źródło
Elektronika dla Wszystkich lipiec 2020
Udostępnij
UK Logo