Zaloguj się
Wszystkie
27 września 2024
169
Moduł jest oparty o specjalizowany kontroler DRV10983 produkowany przez Texas Instruments. Ten układ zawiera kompletny sterownik silnika BLDC oparty o model BEMF (pomiar wstecznej siły elektromotorycznej niewymagający dodatkowych czujników). Parametry silnika konfigurowane są za pomocą interfejsu I2C. Sterowanie jest możliwe przebiegiem PWM lub analogowym.
Układ ma wbudowany driver o obciążalności do 2 A (szczytowo 3 A) przy napięciu zasilania z zakresu 8…28 V. Dzięki zastosowaniu tranzystorów mocy o małej rezystancji przewodzenia, układ ma dużą sprawność. Uzupełniono go o sygnalizację stanów awaryjnych, takich jak: zablokowanie napędu, przegrzanie, przeciążenie, zwarcie i blokadę podnapięciową. Istotną cechą układu jest zasilanie silnika BLDC przebiegiem sinusoidalnym, co znacząco poprawia komfort pracy i zmniejsza szumy napędu.
Aplikacja układu DRV10983 jest nieskomplikowana. Moduł jest zasilany za pomocą złącza PWR napięciem z zakresu 8…28 V, dobranym w zależności od zastosowanego silnika. Kondensatory CE1 i C1 filtrują zasilanie. Należy pamiętać o odpowiedniej dodatkowej, zewnętrznej pojemności filtrującej, zdolnej zapewnić stabilne zasilanie silnika. Z napięcia VM poprzez wewnętrzną przetwornicę jest generowane napięcie VCP potrzebne do zasilania drivera tranzystorów MOSFET.
Kondensatory C2 i C3 są niezbędne do pracy pompy ładunkowej VCP. Z napięcia VM jest otrzymywane także napięcie 3,3 V/1,8 V służące do zasilania wewnętrznych obwodów cyfrowych. Zastosowanie przetwornicy obniżającej ogranicza straty mocy szczególnie, jeśli układ jest zasilany z wyższego napięcia. Kondensatory C5 oraz C6 współpracują z wewnętrznymi stabilizatorami.
Silnik jest dołączany do złącza BLDC z zachowaniem kolejności uzwojeń UVW. DRV10983 sterowany jest sygnałami: DIR odpowiadającym za kierunek wirowania, SPD odpowiadającym za prędkość obrotową, na wyjściu FG dostępny jest sygnał tachometryczny. Zależnie od konfiguracji, układ dopuszcza pełne sterowanie albo za pomocą I2C, albo wejścia SPEED (SPD) sygnałem PWM lub analogowym (0…Vreg). Napięcie Vreg dopuszcza obciążalność 50 mA i może służyć do zasilania procesora sterującego. Wartość napięcia Vreg jest określana programowo na 3,3 V lub 5 V (VregSel).
NAPISZ DO AUTORA
Facebook
Twitter
Linkedin
Kup teraz
