Zaloguj się
Wszystkie
1 grudnia 2022
673
Aldec
Narzędzie SynthHESer realizuje zamianę wysokopoziomowych opisów cyfrowych rozwiązań na elementy logiczne układów FPGA. W tym celu narzędzie tworzy netlisty GTech. Następuje to np. dla układów FPGA firmy Xilinx objętych seriami: 7 i Ultrascale+. SynthHESer obsługuje atrybuty zapewniające kontrolę nad procesem syntezy logicznej. Integracja ze środowiskiem Active-HDL firmy Aldec jest gwarantowana. Narzędzie SynthHESer jest oferowane m.in. jako software z linią komend. Wspiera ono wszystkie standardy języków: Verilog i VHDL, wliczając VHDL 2018 i SystemVerilog. Obsługiwany jest język skryptowy TCL. Testy narzędzia obrazują istotne przyspieszenie pracy środowiska projektowego Vivado firmy Xilinx.
Więcej informacji pod adresami: aldec.com
Facebook
Twitter
Linkedin
Kup teraz
